인공지능, 5G 인프라, 자율주행차 시대에 데이터는 불과 10년 전만 해도 불가능해 보였던 속도로 이동합니다. 최신 상호 연결은 이제 224Gbps PAM-4 이상의 신호 속도를 지원해야 하며 곧 PCIe 7.0 및 1.6TbE도 지원해야 합니다. 이러한 수-기가헤르츠 주파수에서 커넥터는 더 이상 두 지점을 연결하는 단순한 금속 조각이 아닙니다.{10}}직관을 거스르는 동작을 하는 복잡한 전자기 구조가 됩니다. 이것이 바로 신호 무결성(SI) 시뮬레이션이 선택적 분석에서 고속 커넥터 설계를 위한 절대적인 전제 조건으로 발전한 이유입니다.- 그것이 없으면 엔지니어들은 미크론의 정렬 불량이나 1피코패럿의 기생 정전 용량으로 인해 제품이 작동하지 않을 수 있는 환경을 무작정 탐색하고 있습니다.
기초 물리학: 고속이 모든 것을 변화시키는 이유
낮은 주파수에서 커넥터는 이상적인 도체로 작동합니다.-들어오는 것과 나가는 것이 같습니다. 그러나 신호 상승 시간이 피코초 범위로 줄어들면 커넥터의 물리적 크기가 전기적으로 중요해집니다. 28GHz의 10mm 신호 경로는 더 이상 전선이 아닙니다. 파동 전파 효과가 지배적인 전송선입니다.
핵심 과제는 전자기 불연속성입니다. 고속-커넥터는 제어된 -임피던스 환경-사이에서 PCB 트레이스에서 접점 핀으로, 결합 인터페이스를 거쳐 다시 다른 보드로 갑작스럽게 전환됩니다. 모든 형상 변경, 모든 재료 경계는 국부적인 임피던스 불일치를 만듭니다. 이러한 불일치는 다음과 같이 나타나는 신호 반사를 생성합니다.
- 반사 손실 증가(S11): 에너지가 소스에 반사되어 전송이 불가능합니다.
- 링잉 및 오버슈트: 수신기 로직을 잘못 트리거할 수 있는 왜곡입니다.
- 저하된 아이 다이어그램: 오류 없는 데이터 복구를 위한 여백을 나타내는 '아이 오프닝'이 닫힙니다.-
또한, 소형화를 위한 끊임없는 노력으로 인해 고속-핀이 매우 근접하게 배치되었습니다. 이는 인접한 채널 사이에 전자기 결합을 생성합니다-누화 현상(NEXT 및 FEXT). 신호 레벨이 4가지 개별 전압 레벨로 감소되는 112Gbps PAM-4에서는 작은 레벨의 결합 노이즈라도 기호 차이를 완전히 모호하게 하여 치명적인 비트 오류율(BER)을 초래할 수 있습니다.
직관과 시행-및-오류의 한계
역사적으로 커넥터 설계는 축적된 경험과 물리적 프로토타입 제작-'빌드 및 테스트' 방법론에 크게 의존했습니다. 고속-설계의 경우 이 접근 방식은 여러 가지 이유로 근본적으로 깨졌습니다.
첫째, 신호 저하의 근본 원인은 눈에 보이지 않고 직관에 반하는 경우가 많습니다. 224Gbps 커넥터에 대해 Foxconn Interconnect Technologies와 협력하고 있는 일리노이 대학의 연구원들은 접지선 공동 및 신호 스터브와 같이 사소해 보이는 기능이 의도된 신호 경로의 에너지를 기생 모드로 결합하는 공진 구조를 생성하고 있음을 발견했습니다. -지반-공동 공진, 모드 변환(공통 모드에 대한 차동), 결합 보드의 부하 효과와 관련된 이러한 메커니즘은-정교한 필드 솔버 없이는 진단이 거의 불가능합니다.
둘째, 물리적 반복 비용이 엄청납니다. 고밀도 커넥터를 위한 단일 도구 및 프로토타입 제작에는 수만 달러의 비용이 들고 개발 시간이 몇 주씩 소요될 수 있습니다. 첫 번째 실제 샘플이 도착한 후 신호 무결성 결함을 발견하면 재{3}}비용이 많이 들고 시장 출시 시간이{4}}지연됩니다.-
신호 무결성 시뮬레이션이 제공하는 것
CST Studio Suite, HFSS와 같은 최신 SI 시뮬레이션 도구와 학계 연구 그룹에서 개발한 dPBTL(분산 물리 기반 전송선) 모델과 같은 고급 회로{0} 기반 솔버는 금속을 절단하기 전에 커넥터의 동작을 보여주는 가상 프로토타입 제작 환경을 제공합니다.
1. 예측 S-매개변수 분석:
시뮬레이션은 최대 60GHz 이상 커넥터의 전체 산란 매개변수(S{0}}매개변수) 매트릭스를 정확하게 예측합니다. 여기에는 다음이 포함됩니다.
- 삽입 손실(SDD21): 경로를 통해 신호 전력이 감쇠되는 정도입니다.
- 반사 손실(SDD11): 임피던스 불일치로 인해 반사되는 양입니다.
- Near-End and Far{1}}End Crosstalk: 공격자와 피해자 쌍 간의 결합.
- 이러한 매개변수는 PCIe, IEEE 802.3, OIF와 같은 표준으로 정의된 고속 채널 규정 준수 언어를 형성합니다.-
2. 시간-영역 반사 측정(TDR) 분석:
시뮬레이션 도구는 가상 TDR을 수행하여 신호 경로를 따라 임피던스 대 전기 길이의 프로파일을 생성할 수 있습니다. 이를 통해 엔지니어는 비아 스터브, 접촉 빔 전환, PCB 런칭 등-모든 불연속성의 정확한 위치와 크기를 정확히 찾아내고 3D 모델에서 이를 수정할 수 있습니다.
3. 아이 다이어그램 및 BER 투영:
아마도 가장 중요한 점은 시뮬레이션을 통해 수신기에서 아이 다이어그램을 생성할 수 있다는 것입니다. 커넥터의 S- 매개변수를 송신기 및 수신기 모델과 결합함으로써 엔지니어는 지터, 누화 및 손실이 실제 데이터 아이에 미치는 영향을 확인할 수 있습니다. 단일 물리적 측정이 이루어지기 훨씬 전에 눈 높이와 너비가 USB4 또는 PCIe Gen6과 같은 표준에 의해 정의된 엄격한 마스크를 충족하는지 여부를 예측할 수 있습니다.
4. 복잡한 공명 메커니즘의 진단:
고급 시뮬레이션은 실패의 "이유"를 밝혀줍니다. 연구에서는 혼합{1}} 모드 시뮬레이션이 지면 공동 공명 및 모드 변환(Scd21)의 영향을 분리할 수 있는 방법을 보여 주었으며, 차동 신호용 에너지가 공통 모드로 누출되어 다른 곳으로 방출되거나 결합되는 방식을 보여줍니다. 이러한 수준의 통찰력은 유전체 인서트 추가 또는 배치를 통한 접지 최적화와 같은 목표 설계 수정을 안내하여 이러한 기생 효과를 억제합니다.
정량화 가능한 가치: 속도, 정확성, 길찾기
엄격한 SI 시뮬레이션의 이점은 추상적이지 않습니다. 측정 가능합니다. 전체{1}}파동 시뮬레이션과 최대 67GHz의 물리적 측정에 대해 검증된 dPBTL 회로 모델링 접근 방식은 기존 3D 필드 솔버에 비해 시뮬레이션 시간이 5000배- 향상되었으며 데이터 저장 요구 사항이 484만-배 감소했습니다. 이러한 가속화는 시뮬레이션을 설계 마지막 단계의 검증 단계에서 개발 전반에 걸쳐 사용되는 반복적인 경로 찾기 도구로 변환합니다.
기록된 한 사례에서는{0}}PCIe 6.0 커넥터에 대한 시뮬레이션 기반 설계 수정을 통해 64GT/s NRZ에서 아이 높이가 700% 향상되고 아이 폭이 150% 향상되었습니다. 추측이나 물리적 절단-및-시도 방법으로는 이러한 극적인 이득을 얻을 수 없습니다.
결론: 패시브 구성 요소에서 엔지니어링 채널로
고속-영역에서 커넥터는 더 이상 수동적인 상품이 아닙니다. 이는 전체 통신 채널의 성능을 정의하는 핵심적인-부분입니다. 기하학적 구조, 재료 및 전환에 따라 멀티-기가비트 링크가 눈을 뜨거나 영구적으로 닫을지 여부가 결정됩니다.
신호 무결성 시뮬레이션은 전자기장과 파동 전파의 보이지 않는 세계를 들여다볼 수 있는 유일한 실용적인 창을 제공합니다. 이를 통해 엔지니어는 물리적 프로토타입만으로는 결코 달성할 수 없는 정밀도로 불연속성을 확인하고 누화를 예측하며 설계를 최적화할 수 있습니다. 데이터 속도가 448Gbps 이상으로 끊임없이 증가함에 따라 성공적인 커넥터는 가장 잘 구축된 커넥터가 아닐 것입니다.{3}}최고로 시뮬레이션된 커넥터가 될 것이며, 첫 번째 물리적 샘플이 존재하기 전에 디지털 영역에서 성능이 검증될 것입니다. 최신 고속-설계에서 시뮬레이션은 단순한 도구가 아닙니다. 그것은 바로 성공의 청사진이다.
